面向 RISC-V 单核设备训练的 Float16 软硬件协同设计

论文提出一个基于 RISC-V Zfh 与 Zvfh 扩展的开源框架，使资源受限的单核设备能够完成端侧神经网络训练。Float16 可将内存占用降低约 50%，并支持迁移学习、微调和冻结层；在 RV64GC FPGA 软核中，Zfh 仅增加约 1.15% LUT6 和 0.05% FF 开销，频率为 175MHz。